Система построения тестов цифровых схем на основе аппаратной реализации генетического алгоритма и моделирования неисправностей

Информационные технологии

Выводы и перспективы дальнейших исследований

Проведенные исследования показали, что предложенная конструкция СШП антенны позволяет в широкой полосе частот обеспечить одинаковую ширину 
диаграммы направленности в Е  и Н – плоскостях.
Данный результат важен при использовании предложенной антенны в качестве СШП облучателя в 
зеркальных антеннах систем обнаружения и автоматического сопровождения цели, т. к. последние так же 
будут иметь примерно одинаковую ширину диаграммы направленности в Е и Н – плоскостях. Рассмотренный облучатель обеспечивает уменьшение уровня 
облучения краев зеркала, а значит и снижение уровня 
боковых и задних излучений зеркальных антенн, что 
является предметом дальнейших исследований.

Список литературы

1. Панько С.П. Сверхширокополосная радиолокация. 
// Зарубежная радиоэлектроника. – 1991. – № 1. –  
с.106–115.
2. 
Маслов 
О.Н. 
Направленные 
свойства 
модифицированной 
рупорной 
антенны 
// 
Радиотехника. – 1991. – № 1. – с. 66 – 68.
4. Тимофеева Н.А. Рупорная антенна с двойным изломом 
образующей // Радиотехника. – 1975. – № 9. – с. 33 – 39.
5. Воскресенский Д.И. Антенны и устройства СВЧ. – М.: 
Сов. радио, 1972 – 320 с.
6. Филипенко В.Е., Дзюндзюк Б.В. Установка для измерения 
характеристик электромагнитных излучений //
Бюллетень изобретений.–1973.№10.–С. 18–20.

СИСТЕМА ПОСТРОЕНИЯ 
ТЕСТОВ ЦИФРОВЫХ 
СХЕМ НА ОСНОВЕ 
АППАРАТНОЙ РЕАЛИЗАЦИИ 
ГЕНЕТИЧЕСКОГО 
АЛГОРИТМА И 
МОДЕЛИРОВАНИЯ 
НЕИСПРАВНОСТЕЙ

В статье рассматривается средство построения проверяющих тестов 
для цифровых схем с памятью, в котором применена аппаратная реализация 
генетического алгоритма вместе с подсистемой моделирования неисправностей. Предложена и проанализирована 
целевая функция, к максимизации которой сведен процесс построения тестов. 
Рассмотрена ее аппаратная реализация. Даны оценки логической сложности 
реализации соответствующих аппаратных структур в большой программируемой логической интегральной схеме 
(FPGA). Описана архитектура реализованного аппаратного модуля и переведены результаты, показывающие значительный прирост в производительности 
для ряда сложных схем.

А .  В .  Б о р и с е в и ч 
Аспирант Севастопольского национального 
технического университета
г. Севастополь, Стрелецкая балка, Студгородок, 99053
Контактный телефон: 8 (050) 8876718

E-mail: dj_atmex@mail.ru

УДК  681.326.7

Введение

Задача построения проверяющих и диагностических тестов для цифровых схем является актуальной 
и, поскольку относится к NP-трудным [1], сложной в 
вычислительном смысле. Поиск тестов для схем большой размерности занимает значительное машинное 
время. Еще больший объем вычислений требуется при 
проведении комбинаторного поиска в задачах построения тестов схем с памятью, где для точного решения 
может понадобиться рассмотреть все состояния тестируемого автомата. 
Генетические алгоритмы являются эффективным 
средством решения задач комбинаторного перебора 
во многих областях, в том числе и для построения 
тестов цифровых схем [2]. С другой стороны, реконфигурируемые вычисления [3] зарекомендовали себя 
как подход, значительно ускоряющий решение многих 
сложных вычислительных задач. В случае применения генетического алгоритма в качестве поискового 
метода и моделирования неисправностей как общей 

методологии, аппаратная реализация в реконфигурируемой логической матрице (ПЛИС, FPGA) всех 
алгоритмических процессов генерации теста является 
естественным и эффективным путем значительного 
повышения быстродействия. 
Целью настоящей работы является описание разработанного подхода, отличающегося тем, что генетический алгоритм для поиска проверяющей последовательности полностью реализован аппаратно вместе с 
системой моделирования тестируемой схемы. Также 
осуществлен анализ целевой функции и рассмотрены некоторые вопросы эффективности аппаратных 
структур (по быстродействию и экономичности).
Статья является логическим продолжением предыдущих работ [4] и [5]. В [5] рассмотрены вопросы 
аппаратной реализации алгоритма cGA с учетом ограничений на размерность и требований к быстродействию. В данной работе ниже рассматривается приложение материала этой статьи к задаче построения 
проверяющего теста для схем с памятью. В [4] подробно описана система аппаратного моделирования