Однокристальные декодеры фирмы STMicroelectronics для цифрового ТВ

Серия «Ремонт», выпуск 138

Фёдоров В. К.

Однокристальные декодеры  
фирмы STMicroelectronics  
для цифрового ТВ

СОЛОН-Пресс 

Москва 
2016
2020

УДК 621.397
ББК 32.94-5
      Ф 33

Фёдоров В. К.
Под редакцией Родина А. В. и Тюнина Н. А. 
Однокристальные декодеры фирмы STMicroelectronics для цифрового ТВ. — М.: СОЛОН-Пресс, 

20. — 160 с.: ил. — (Серия «Ремонт», выпуск 138).

ISBN 978-5-91359-188-3

Книга представляет собой справочное пособие по однокристальным декодерам фирмы 
STMicroelectronics, предназначенным для приёмников-приставок (ресиверов), абонентских терминалов, ТВ приёмников сигналов цифрового телевидения. В книгу вошли материалы практически по всем 
декодерам фирмы, выполненным на основе технологии «Система на Кристалле» (СнК), начиная с первых интегральных схем, применяемых для приёма сигналов стандартной чёткости, и заканчивая семейством LIEGE для приёма ТВ высокой чёткости. Помимо функционального устройства однокристальных декодеров даны пространственное расположение и назначение их выводов, а также характерные 
неисправности, связанные с выходом их из строя этих ИМС, и методы диагностики дефектов. 
Книга предназначена для широкого круга специалистов, занимающихся ремонтом электронной техники, как начинающих, так и имеющих определённый опыт в данной сфере сервисного обслуживания 
аппаратуры. Книга также будет полезна студентам радиотехнических специальностей в области проектирования однокристальных встраиваемых систем для приёма цифрового телевидения и радиовещания для понимания сути технолого-функционального построения современных однокристальных 
декодеров для приёма цифрового ТВ.

Сайт журнала «Ремонт & Сервис»: www.remserv.ru
Сайт издательства «СОЛОН-Пресс»: www.solon-press.ru

КНИГА — ПОЧТОЙ
Книги издательства «СОЛОН-Пресс» можно заказать наложенным платежом (оплата при получении) 
по фиксированной цене. Заказ можно оформить одним из трех способов:
1. Послать открытку или письмо по адресу: 123001, Москва, а/я 82.
2. Оформить заказ на сайте www.solon-press.ru в разделе «Книга — почтой».
3. Заказать книгу по тел. (495) 617-39-64, (495) 617-39-65.
Каталог издательства высылается по почте бесплатно.
При оформлении заказа следует правильно и полностью указать адрес, по которому должны быть высланы книги, а также фамилию, имя и отчество получателя. Желательно указать дополнительно свой телефон и адрес электронной почты.
Через Интернет вы можете в любое время получить свежий каталог издательства 
«СОЛОН-Пресс», считав его с адреса 
http://www.solon-press.ru/docs/Katalog_Solon_Press.xls.
Интернет-магазин размещен на сайте www.solon-press.ru.

По вопросам приобретения книг обращаться:
ООО «ПЛАНЕТА АЛЬЯНС»
Тел: (499) 782-38-89,
www.alians-kniga.ru

ISBN 978-5-91359-188-3  
© «СОЛОН-Пресс», 20  
© Фёдоров В. К., 20

Содержание

Предисловие. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

Глава 1. Архитектура «Система на Кристалле» . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

1.1. Введение . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

1.2. Процесс проектирования СнК . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

1.3. Спецификация архитектуры СнК . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
1.3.1. Множественные уровни абстракции. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
1.3.2. IP-блоки . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
1.4. Общие принципы организации однокристальных декодеров СнК для цифрового ТВ. . . . . . . . . 11
1.4.1. Ядро процессора CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
1.4.2. Область интерфейса оперативной памяти . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
1.4.3. Область интерфейса памяти управляющих программ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
1.4.4. Область периферии . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
1.4.5. Область вспомогательных функциональных блоков . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Глава 2. Семейство OMEGA. Путь от SD к HD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

2.1. Семейство OMEGA. Покорение рынка ИМС однокристальных декодеров класса SD . . . . . . . . . . 15

2.2. Однокристальные декодеры HD-класса семейства OMEGA. Укрепление позиций на рынке 
ИМС цифровых ресиверов продолжается. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Глава 3. Однокристальные декодеры STi5500 и STi5505 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

3.1. Общие сведения . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

3.2. Архитектура и функциональное описание . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
3.2.1. Процессорное ядро, внутренняя шина и внешние соединительные интерфейсы. . . . . . . . . . . . . . . . . . . . . 25
3.2.2. Входной интерфейс связи. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
3.2.3. Декодер MPEG-2, компоновщик и DENC-кодер . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
3.2.4. Звуковой декодер (звуковая подсистема) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
3.2.5. Периферийные устройства . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
3.3. Конфигурация выводов и исполнение корпуса . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

3.4. Типичные неисправности, связанные с выходом из строя ИМС . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

3.5. Ресиверы и DVD-проигрыватели, выполненные на ИМС STi5500 и STi5505 . . . . . . . . . . . . . . . . . . . . 31

Глава 4. Однокристальные декодеры STi5518 и STi5519 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

4.1. Общие сведения . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

4.2. Архитектура и функциональное описание . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
4.2.1. Процессорное ядро, внутренняя шина и внешние соединительные интерфейсы. . . . . . . . . . . . . . . . . . . . . 32
4.2.2. Входной интерфейс связи. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
4.2.3. Декодер MPEG-2, блиттер и DENC-кодер . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
4.2.4. Звуковой декодер (звуковая подсистема) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
4.2.5. Периферийные устройства . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
4.3. Конфигурация выводов и исполнение корпуса . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

4.4. Типичные неисправности, связанные с выходом из строя ИМС . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

4.5. Ресиверы, выполненные на ИМС STi5518 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

Содержание
4

Глава 5. Однокристальные декодеры STi5514, STi5516, STi5517, DTTi5516,  
QAMi5516 и SATi5516 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

5.1. Общие сведения . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

5.2. Архитектура и функциональное описание . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
5.2.1. Процессорное ядро, внутренняя шина и внешние соединительные интерфейсы. . . . . . . . . . . . . . . . . . . . . 41
5.2.2. Входная TS-подсистема . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
5.2.3. Декодер MPEG-2, блиттер и DENC-кодер . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
5.2.4. Декодер звука (звуковая подсистема). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
5.2.5. Периферийные устройства . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
5.3. Конфигурация выводов и исполнение корпуса . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

5.4. Типичные неисправности, связанные с выходом из строя ИМС . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

5.5. ИМС интегрированных однокристальных демодуляторов/декодеров DTTi5516, QAMi5516 
и SATi5516 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

5.6. Ресиверы и ТВ приёмники, выполненные на ИМС STi5514, STi5516 и STi5517. . . . . . . . . . . . . . . . . . 53

Глава 6. Однокристальные декодеры STi5100, STi5101, STi5300 и STi5301 . . . . . . . . . . . . . . 55

6.1. Общие сведения . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

6.2. Архитектура и функциональное описание . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
6.2.1. Процессорное ядро, внутренняя шина и внешние соединительные интерфейсы. . . . . . . . . . . . . . . . . . . . . 56
6.2.2. Входная TS-подсистема . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
6.2.3. Декодер MPEG-2, блиттер и DENC-кодер . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
6.2.4. Декодер звука (звуковая подсистема). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
6.2.5. Периферийные устройства . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
6.3. Конфигурация выводов и исполнение корпуса . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

6.4. Типичные неисправности, связанные с выходом из строя ИМС . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

6.5. Отличия ИМС STi5101, STi5300 и STi5301 от STi5100. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

6.6. Ресиверы и ТВ приёмники, выполненные на ИМС STi5100, STi5101, STi5300 и STi5301. . . . . . . . . 69

Глава 7. Однокристальные декодеры STi7710 и STi7711 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

7.1. Общие сведения . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

7.2. Архитектура и функциональное описание . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
7.2.1. Процессорное ядро, внутренняя шина и внешние соединительные интерфейсы. . . . . . . . . . . . . . . . . . . . . 70
7.2.2. Входная TS-подсистема . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
7.2.3. Видеоподсистема . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
7.2.4. Декодер звука (звуковая подсистема). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
7.2.5. Периферийные устройства . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
7.3. Конфигурация выводов и исполнение корпуса . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

7.4. Ресиверы на основе ИМС STi7710 и STi7711 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

Глава 8. Однокристальные декодеры QAMi5107, ST-6126, STi5105, STi5107, STi5118, 
STi5119, STi5162, STi5167, STi5188. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

8.1. Общие сведения . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

8.2. Архитектура и функциональное описание . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
8.2.1. Процессорное ядро, внутренняя шина и внешние соединительные интерфейсы. . . . . . . . . . . . . . . . . . . . . 85
8.2.2. Входная TS-подсистема . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
8.2.3. Декодер MPEG-2, блиттер и DENC-кодер . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
8.2.4. Декодер звука (звуковая подсистема). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

Содержание

8.2.5. Периферийные устройства . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
8.3. Конфигурация выводов и исполнение корпуса . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

8.4. Типичные неисправности, связанные с выходом из строя ИМС . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97

8.5. ИМС интегрированных однокристальных демодуляторов/декодеров QAMi5107, ST-6126, 
STi5162, STi5167 и STi5188. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

8.6. Ресиверы и ТВ приёмники, выполненные на ИМС QAMi5107, ST-6126, STi5105, STi5107,  
STi5118, STi5119, STi5162, STi5167, STi5188 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .100

Глава 9. Однокристальные декодеры STi5200, STi7100 и STi7101 . . . . . . . . . . . . . . . . . . . . . . . .101

9.1. Общие сведения . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .101

9.2. Архитектура и функциональное описание . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .101
9.2.1. Процессорное ядро, внутренняя шина и внешние соединительные интерфейсы. . . . . . . . . . . . . . . . . . . .102
9.2.2. Входная TS-подсистема . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .106
9.2.3. Видеоподсистема . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .107
9.2.4. Декодер звука (звуковая подсистема). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .108
9.2.5. Периферийные устройства . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .109
9.3. Конфигурация выводов и исполнение корпуса . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .110

9.4. Типичные неисправности, связанные с выходом из строя ИМС . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .110

9.5. Отличия ИМС STi7101, STi5200 от STi7100 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .111

9.6. Ресиверы и ТВ приёмники, выполненные на ИМС STi5200, STi7100 и STi7101. . . . . . . . . . . . . . . . .111

Глава 10. Однокристальные декодеры STi5202, STi7109 и STi7141. . . . . . . . . . . . . . . . . . . . . . .112

10.1. Общие сведения . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .112

10.2. Архитектура и функциональное описание. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .112
10.2.1. Процессорное ядро, внутренняя шина и внешние соединительные интерфейсы . . . . . . . . . . . . . . . . . .114
10.2.2. Входная TS-подсистема. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .116
10.2.3. Видеоподсистема . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .117
10.2.4. Декодер звука (звуковая подсистема). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .121
10.2.5. Периферийные устройства . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .121
10.3. Конфигурация выводов и исполнение корпуса. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .122

10.4. Особенности ИМС STi7141. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .122

10.5. Типичные неисправности, связанные с выходом из строя ИМС . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .122

10.6. Ресиверы и ТВ приёмники, выполненные на ИМС STi5202 и STi7109. . . . . . . . . . . . . . . . . . . . . . . . .124

Глава 11. Однокристальные декодеры STi5205, STi5206, STi5211, STi5251, STi5262, 
STi5267, STi5289, STi7102, STi7105, STi7106, STi7110FTA, STi7111, STi7162, STi7197 
и STi7200 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .125

11.1. Общие сведения . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .125

11.2. Архитектура и функциональное описание. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .126
11.2.1. Процессорное ядро, внутренняя шина и внешние соединительные интерфейсы . . . . . . . . . . . . . . . . . .128
11.2.2. Входная TS-подсистема. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .137
11.2.3. Видеоподсистема . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .139
11.2.4. Декодер звука (звуковая подсистема). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .144
11.2.5. Периферийные устройства . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .145
11.3. Конфигурация выводов и исполнение корпуса. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .146

11.4. Другие ИМС однокристальных декодеров семейства SEQUOIA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .146

Содержание
6

11.5. Типичные неисправности, связанные с выходом из строя ИМС . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .147

11.6. Ресиверы и ТВ приёмники, выполненные на ИМС семейства SEQUOIA . . . . . . . . . . . . . . . . . . . . . .148

Глава 12. Однокристальные декодеры STi7108 и STiH2xx. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .149

12.1. Общие сведения . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .149

12.2. Архитектура и функциональное описание ИМС STi7108. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .150
12.2.1. Процессорное ядро, внутренняя шина и внешние соединительные интерфейсы . . . . . . . . . . . . . . . . . .150
12.2.2. Входная TS-подсистема. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .152
12.2.3. Видеоподсистема . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .152
12.2.4. Декодер звука (звуковая подсистема). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .153
12.2.5. Периферийные устройства . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .153
12.2.6. Конфигурация выводов и исполнение корпуса. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .154
12.3. Архитектура и функциональное описание ИМС STiH251 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .154
12.3.1. Процессорное ядро, внутренняя шина и внешние соединительные интерфейсы . . . . . . . . . . . . . . . . . .154
12.3.2. Входная TS-подсистема. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .156
12.3.3. Видеоподсистема . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .156
12.3.4. Декодер звука (звуковая подсистема). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .156
12.3.5. Периферийные устройства . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .156
12.3.6. Конфигурация выводов и исполнение корпуса. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .157
12.4. ИМС однокристальных декодеров STiH2xx семейства LIEGE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .157

12.5. Ресиверы и ТВ приёмники, выполненные на ИМС STi7108 и STiH2xx. . . . . . . . . . . . . . . . . . . . . . . . .158

Список литературы: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .159

Предисловие

Экспансия в сферу телевидения и радиовещания цифровых методов передачи программ и информации привела к необходимости создания 
приёмного оборудования, работающего по новым 
принципам в соответствии с утверждёнными цифровыми стандартами. По сравнению с устройствами для аналогового приёма внедряемые цифровые приёмники требовали использования принципиально новой элементной базы, в большей 
степени предназначенной для цифровых преобразований сигналов. Вновь создаваемые модели насчитывали до полусотен корпусов интегральных 
ИМС в тракте обработки и вывода на экран принимаемых программ.
Стоимость 
первых 
цифровых 
приёмников 
(в обиходе и отечественной литературе наиболее 
употребляемым является термин «ресиверы», который и будет применяться в данной книге) была 
высока. Для снижения себестоимости ресиверов 
возникла потребность в создании более дешёвой 
элементной базы для их создания. Выходом из данной ситуации стало появление ИМС с высокой степенью интеграции, а также создание технологии 
производства ИМС, содержащих на своём кристалле законченную функциональную систему. Последняя получила название СнК или «система на кристалле» (от англ. SoC — System on Crystal).
С появлением первых ИМС схема ресиверов 
компоновалась из блоков с определённым функциональным назначением: TS-демультиплексор, 
MPEG-декодер, DENC-кодер, управляющий контроллер и т.д. Появление же СнК позволило объединить все эти функциональные блоки в одну ИМС. 
При этом существенно снизились расходы на производство ресиверов и их конечная стоимость.
За рубежом ресиверы, собранные на подобных 
ИМС СнК, стали называться STB-декодерами (Set 
Top Box). Однако впоследствии эти ИМС стали применяться и в цифровых ТВ приёмниках. То есть по 
сути их можно называть однокристальными декодерами для цифрового телевидения.
Также существует отдельная категория ресиверов, предназначенных для приёма платного пакета программ, поставляемого одним оператором 
вещания. Данные ресиверы носят название цифровых абонентских терминалов, и в них также могут применяться указанные однокристальные декодеры.

Из всех компаний, присутствующих на рынке 
однокристальных декодеров для цифровых ресиверов, абонентских терминалов и ТВ приёмников, 
наиболее крупными являются европейская фирма 
STMicroelectronics и фирма RENESAS (подразделение японской корпорации NEC). В своё время эти 
две фирмы практически полностью захватили рынок однокристальных декодеров для ресиверов со 
стандартной разрешающей способностью SD 
(Standard Definition). Причём безусловным лидером стала фирма STMicroelectronics, которая, являясь пионером в разработке однокристальных декодеров, заняла в начале 21 века лидирующие позиции на рынке производства и поставки таких 
ИМС и сохраняет эти позиции до настоящего времени.
Первые разработки однокристальных декодеров фирма STMicroelectronics начала, соперничая с 
другим европейским гигантом — фирмой PHILIPS 
(в настоящее время NXP Semiconductors). Постепенно совершенствуя технику и методы производства, STMicroelectronics создаёт линейку однокристальных декодеров для ресиверов различной 
бюджетной категории, дав потребителю данной 
продукции возможность выбора по критериям 
функциональных возможностей и цены.
Впоследствии PHILIPS практически сходит с дистанции, хотя основанная ей фирма NXP продолжает выпуск однокристальных декодеров, которые 
используются практически только в ТВ приёмниках под маркой PHILIPS. Одновременно с этим в 
борьбу за рынок вступает фирма RENESAS, которая 
также предложила ряд однокристальных декодеров для ресиверов и ТВ приёмников с разрешением SD, обладающих очень высоким качеством.
Кроме этих двух гигантов электронной промышленности в прошлое десятилетие однокристальные декодеры для приёма ТВ программ SDкачества выпускали фирмы ALi, CONEXANT, FUJITSU, 
NEOTION. Но удельный объём их продукции на 
этом рынке не превышал 20% , причем больше 
всех из них СнК выпускала фирма ALi.
Начиная с середины прошлого десятилетия, ввиду повсеместного перехода к ТВ вещанию качества 
HD, начато производство однокристальных декодеров, поддерживающих указанную разрешающую 
способность ТВ изображения. В борьбу вступили 
всё те же фирмы, к которым добавились несколько 
новичков, в частности, китайская NATIONAL CHIP, 

Предисловие
8

которая также выпустила однокристальные декодеры для ресиверов с разрешением SD. Однако, 
фирма STMicroelectronics не только сохранила, но и 
упрочила свои позиции, отвоёвывая часть рынка 
сбыта у своих конкурентов.
В книге описаны практически все наиболее 
распространённые однокристальные декодеры 
для цифрового ТВ, выпускавшиеся фирмой 
STMicroelectronics с момента анонса первой ИМС 
STi5500 и заканчивая представлением суперсовременного семейства LIEGE 2, которые применялись в цифровых ресиверах, абонентских терминалах и ТВ приёмниках. В первой главе описана 
архитектура ИМС СнК. Во второй главе описывается эволюция развития однокристальных декодеров, спроектированных и выпускавшихся фирмой 
STMicroelectronics с момента выхода на данный 

рынок и до момента анонса линейки LIEGE 2. В последующих главах подробно описываются однокристальные декодеры фирмы STMicroelectronics, 
вошедшие в различные семейства декодеров 
OMEGA.
Доступ к информации по однокристальным декодерам фирмы STMicroelectronics ограничен, поэтому автор надеется, что предлагаемая книга в 
какой-то мере поможет разрешить эту проблему. В 
настоящее время ведётся подготовка по описанию 
современных однокристальных декодеров для 
цифровых ресиверов, абонентских терминалов и 
ТВ приёмников фирмы, которое выйдет в свет по 
мере накопления материалов для публикации.
Все отзывы и пожелания автор просит направлять по E-mail: boss@dvb.com.ru.

С наилучшими пожеланиями!
Василий Фёдоров

Глава 1.  

Архитектура «Система на Кристалле»

1.1. Введение

Активное развитие в настоящее время рынка 
электронной техники различного назначения подталкивает её производителей на снижение затрат 
времени проектирования и изготовления конечных устройств. «Система на Кристалле» или СнК 
(SoC — System on Chip) является решением, позволяющим значительно повысить конкурентоспособность конечных устройств на бурно развивающемся рынке электронной продукции. Пользователи мультимедийной техники, систем связи и 
других продуктов требуют повышения сервисных 
возможностей, быстродействия и увеличения объёма хранимой информации при снижении массогабаритных параметров устройств.
Развивающаяся огромными темпами полупроводниковая промышленность в начале нынешнего 
века достигла уровня производства кристаллов, 
имеющих 50 миллионов ячеек с использованием 
130 нм технологического процесса. И это не предел. В настоящее время в производстве полупроводниковых приборов используются технологические процессы с линейной разрешающей способностью 
исключительно 
ниже 
100 
нм. 
При 
производстве СнК используются 65 и 45 нм процессы, а в настоящее время ведутся активные разработки кристаллов на основе 32 и 28 нм технологических процессов. При этом, учитывая сообщения ведущих производителей полупроводниковых 
приборов о работах над 16, 14 и 10 нм технологическими процессами, использование которых пла
нируется в 2015-2018 годах, следует предположить 
о безусловном их внедрении в производство СнК 
различного назначения.
СнК заключает в себе крупный инженерный проект, объединяющий комбинирование сложных 
подсистем: микропроцессоров, запоминающих 
устройств, шинных формирователей, блоков ввода-вывода, а также различных интерфейсов связи. 
Наряду с комбинацией различных устройств проект обеспечивает синхронизацию их работы с максимально возможной скоростью на максимально 
допустимых рабочих частотах. В проект в обязательном порядке вкладываются возможности отладки и контроля внутри законченной функциональной системы. 
Разработка СнК стала возможна для коллективов разработчиков, использующих электронную 
автоматизацию разработки EDA (Electronic Design 
Automation). При этом они используют достаточно 
высокий уровень знаний и опыт разработки в данной области.
Ключевыми вопросами в разработке СнК является процесс оценки времени задержки сигналов в 
проводниках межподсистемных соединений на 
кристалле, а также решение вопроса экономичности в конечном производстве СнК.
Решение всех этих проблем, в конечном счете, 
позволяет уменьшить время выхода готового 
устройства, выполненного на базе СнК, на рынок 
потребителя с годов до месяцев.

1.2. Процесс проектирования СнК

СнК представляет собой комбинацию аппаратного и программного обеспечения (ПО), а разработки СнК являются комбинацией аппаратных 
средств и реализуемого ПО. В настоящее время в 

большинстве разработок СнК присутствуют большие объемы ПО, поэтому оно стало играть ключевую роль при создания СнК. Как следствие, основным вопросом при создании новых кристаллов 

Глава 1. Архитектура «Система на Кристалле» 
10

стала потребность увеличения быстродействия 
вычислительных средств, входящих в состав СнК, а 
также появилась тенденция увеличения количества этих узлов с обеспечением параллелизации 
при выполнении возлагаемых на них задач.

Согласно этому требуется последовательный 
процесс проектирования, позволяющий разделить аппаратные средства и ПО, совместное создание аппаратных средств и ПО и разработка ПО. На 
рис. 1.1 показана типичная процедура проектирования СнК.

Рис. 1.1. Характерный процесс создания СнК

Процесс разработки СнК может быть представлен тремя основными фазами:

1. Спецификация системы. В этой фазе моделируется блок-схема полной системы и для каждого блока (подсистемы) пишется функциональная модель на языке высокого уровня 
(обычно на языках C или C++). Это практически предоставляет возможность проверки 
правильности алгоритмов работы системы, и 
определения граничных условий, при которых будут работать эти алгоритмы. В конце 
этого шага разработчик получает функциональный опытный образец системы вместе со 
средой проверки, которая может быть снова 
использована при последующей обработке в 
процессе создания системы.

2. Разделение аппаратных средств и ПО. Данная 

фаза определяет, какими будут блоки по методу выполнения функций. Либо они будут выполнены на аппаратном уровне, либо их функции будут выполняться программно и исполняться программируемым процессором.

3. Реализация аппаратных средств и оптимизация ПО. Данная фаза предусматривает проектирование подсистем аппаратных средств и 
их описание на уровне блоков вентилей. Происходит оптимизация ПО, запускаемого на 
встроенном процессоре или процессорах (в 
мультипроцессорных СнК), для определения 
ограничения по времени исполнения и размера используемой памяти.

1.3. Спецификация архитектуры СнК

Спецификация архитектуры СнК состоит в выборе компонентов разработки и их взаимодействия, 
которые являются определяющими в работе системы. Работа системы может быть выражена с точки зрения согласования указанным или фактическим требованиям постановки задачи, которые 
могут включать следующие факторы:

• требование условий для внешней среды, в которой будет работать система (например, условия различных стандартов радиосвязи);

• расход потребляемой энергии, что наиболее 
значимо для мобильных устройств;

• полная пропускная способность каналов передачи данных, которая равна сумме пропускных способностей всех параллельных каналов, поддерживаемых СнК;

• восстановление ошибок при работе в неблагоприятных условиях (например, коррекция 
возникающих ошибок, возникающих в зашумлённых каналах связи).
Цель спецификации архитектуры СнК состоит в 
том, чтобы максимизировать системную работу и 
минимизировать время выпуска готового электронного прибора на рынок. Для достижения этих 

1.4. Общие принципы организации однокристальных декодеров СнК для цифрового ТВ

целей требуется упорядочивание системной архитектуры. Отказ от поставленных задач может привести к неудаче в проектировании работоспособного продукта. Обычно 85% всех выходов из строя 
СнК происходит из-за функциональных отказов.
У СнК имеется огромнейший потенциал, а создать продукты, доминирующие на рынке, позволяет правильный выбор методологии и инструментов проектирования. Языки программирования C 
и C++ обладают преимуществами для спецификации систем аппаратных средств и ПО с точки зрения архитектуры СнК.

1.3.1. Множественные уровни 
абстракции

Различные проблемы при проектировании могут быть решены с помощью различных абстракций. Возможные уровни абстракции, обычно принимаемые во внимание при работе над спецификацией архитектуры, упомянуты ниже.

1. Нерассчитанный (абстрактная связь).
2. Рассчитанный функционально (абстрактные 

оценки связи/работы).

3. Архитектурный 
(разделение 
аппаратных 

средств/ПО и выбор функциональных блоков).

4. Точный цикл (рассчитывает диаграмму связи).
5. Передача регистра (несинтезируемая разработка).
Высокие уровни абстракции гарантируют низкое время моделирования, что может уменьшить 
время получения конечного продукта. Приведённые 
в 
таблице 
1.1 
(по 
данным 
фирмы 
STMicroelectronics) значения показывают время, 
требуемое для моделирования универсальной 
СнК в зависимости от моделируемого уровня абстракции.

Таблица 1.1. Время моделирования для 
различных уровней абстракции СнК

Уровень абстракции
Время моделирования
Нерассчитанный
5 минут
Смешанный уровень
сутки
Уровень передача регистра
1,5 месяца
Уровень вентилей
1,25 года
Уровень аппаратных 
средств
4 секунды

1.3.2. IP-блоки

Блоки интеллектуальной собственности или IPблоки (Intellectual Property) представляют собой 
законченные и отлаженные функциональные узлы, 
образующие в комбинации СнК. Они используются 
для увеличения уровня абстракции проектирования схем и ускорения процесса разработки СнК. На 
практике IP-блок может быть внутренним (родительским), свободно распространяемым и предоставляемым сторонними фирмами. Блоки также 
называются виртуальными при использовании в 
международном стандарте VSIA (Virtual Socket 
Interface Alliance).
Спецификация блоков может быть основана на 
языке описания аппаратуры (Verilog, VHDL), схемотехническом уровне без топологической привязки 
и на физическом уровне реализации. 
Название IP происходит из понимания того, что 
проектировщик и поставщик ядра заключает в его 
оболочку свою интеллектуальную собственность 
в конечной представляемой форме определенного функционального блока, который будет лицензируемо использован. Примером коммерческих 
IP-блоков могут служить ядра процессоров и различные стандартизированные функциональные 
блоки, как демультиплексоры, шифраторы/дешифраторы 
системы 
скремблирования 
DES, 
MPEG-2 декодеры и т.п.

1.4. Общие принципы организации однокристальных 
декодеров СнК для цифрового ТВ

Принципы организации СнК и его архитектуры 
будут показаны главе 2 на основе однокристальных декодеров семейства OMEGA для цифровых 
ТВ ресиверов фирмы STMicroelectronics. Организа
ция СнК однокристальных декодеров других фирм, 
например, RENESAS, производится по подобным 
принципам.

Глава 1. Архитектура «Система на Кристалле» 
12

СнК содержит несколько основных подсистем 
или функциональных блоков, являющихся IPблоками, которые организованы в ряде различных 
областей кристалла следующим образом:

• область или ядро центрального процессора 
или центральное процессорное устройство 
CPU (Central Processing Unit);

• область интерфейса оперативной памяти;
• область интерфейса памяти управляющих 
программ;

• область периферии;
• область вспомогательных функциональных 
блоков.

Рис. 1.2. Топология кристалла декодера 

STi5500

Топология объединения блоков СнК определяется производителем и зависит от применяемого 
технологического процесса. На рис. 1.2 показана 
топология кристалла декодера STi5500, выполненного по технологическому процессу 0,35 мкм 
HCMOS6. На кристалле размещено 5 миллионов 

транзисторов. На ядро ST20-TP2 и декодер 
MPEG-2 приходится по 2,0 и 1,3 миллиона транзисторов соответственно. Входной интерфейс, цифровой DENC-кодер (Digital ENCoder) и выходные 
видео ЦАП содержат 1,7 миллионов транзисторов.
Каждая из областей работает с блоками различного назначения, которые работают на различных 
тактовых частотах. Для синхронизации различных 
подсистем эти сигналы вырабатываются формирователем тактовых частот (рис. 1.3). При этом обмен 
данными между различными подсистемами, работающими на различных частотах, происходит с помощью универсальной межблочной шины связи. 
Как правило, универсальная шина связи оптимизирует путь обмена данных ядра центрального 
процессора и других подсистем и обычно работает 
на частоте центрального процессора.

1.4.1. Ядро процессора CPU

Ядро процессора — подсистема, включающая 
центральный процессор CPU, кэш-память, локальную статическую память SRAM, диагностическое 
контрольное устройство (диагностический контроллер) DCU (Diagnostic Controller Unit) и контроллер прерываний (рис. 1.4). Кроме того, ядро 
может иметь и другие необходимые блоки.
В 
однокристальных 
декодерах 
фирмы 
STMicroelectronics наибольшее распространение 
получили CPU на базе технологий VL-RISC и 
Super-H. В разное время фирма использовала процессоры ST20, ST40, ST50, ST220, ST231, LX. Однокристальные декодеры других фирм использовали технологии MIPS (BROADCOM, RENESAS-NEC), 
ARM (ALI, CONEXANT, NEOTION). Например, область 
центрального процессора CPU ST20 работает на 
частоте 166 МГц при исполнении кристалла по технологии HCMOS8D, и на частоте 200 МГц по технологии HCMOS9. В современных СнК тактовые частоты процессоров приближаются к частоте 1 ГГц. 
При этом активно проектируются многопроцессорные ядра, функционирующие в параллельном 

Рис. 1.3. Архитектура связей между основными областями СнК

1.4. Общие принципы организации однокристальных декодеров СнК для цифрового ТВ

режиме. Обычно CPU работает на максимальной 
тактовой частоте.

Рис. 1.4. Ядро процессора CPU

Поскольку CPU имеет Гарвардскую архитектуру, 
в ядре используются отдельные кэш команд 
I-Cache (Instruction-Cache) и кэш данных D-Cache 
(Data-Cache). Дополнительно ядро имеет статическую память SRAM, которая во многих СнК может 
конфигурироваться как кэш данных.
Диагностический контроллер DCU используется 
для загрузки CPU, контроля и слежения за системой через стандартный порт IEEE 1149.1 TAP (Test 
Access Port) или интерфейс JTAG.
Физически DCU в однокристальных декодерах 
фирмы STMicroelectronics расположен на кристалле МК непосредственно рядом с CPU. Функционально DCU состоит из аппаратной части с внутрисхемным эмулятором ICE (In Circuit Emulation) и 
анализатором логического состояния LSA (Logic 
State Analyzer) для облегчения проверки и отладки 
ПО в реальном времени. Таким образом, DCU — 
это независимый модуль, имеющий собственный 
интерфейс связи с хост-модулем, поддерживающий диагностику в реальном времени.
DCU позволяет реализовать разработчику пять 
важных функций:

• связь между МК и отладчиком (debugger);
• загрузку кодов программы и данных, сброс и 
инициализацию МК;

• доступ к внутренней и периферийной памяти 
независимо от CPU;

• доступ к внутренним и внешним регистрам;
• осуществление в прямом времени программной диагностики.
Например, широко распространённый однокристальный декодер STi5518 (будет рассмотрен в 
главе 4), поддерживает внутрикристальную эмуляцию посредством DCU второго поколения DCU2 
таких функций:

• внутренняя отладка;
• установка точек останова, как аппаратной части, так и ПО;

• пошаговое исполнение программного кода 
пользователя;

• отслеживание содержимого регистров и памяти;

• контроль и оптимизация загруженности CPU;
• отладка с помощью анализатора LSA.
Система обслуживания прерываний производит 
процесс останова выполнения основной программы по запросу от какого-либо внутреннего модуля, 
по внешнему запросу или по программному запросу. При этом запускается выполнение подпрограммы, обслуживающей соответствующее прерывание. Работу системы прерываний обеспечивает 
контроллер прерываний.

1.4.2. Область интерфейса 
оперативной памяти

Область интерфейса оперативной памяти поддерживает работу быстродействующей оперативной памяти SDR и DDR SDRAM, основное назначение которой — обработка видеоизображений. Шина обычно работает на частоте 133/166 МГц, которая 
практически ограничена лишь физическими параметрами выводов и технологией монтажа. Использование современной памяти DDRII/DDRIII позволяет достигнуть более высоких рабочих частот и 
пропускной способности шины. При этом повысились требования к характеристикам и исполнению 
физического монтажа ИМС.
Внешняя память используется совместно видео 
и звуковым декодерами, 2D-акселератором (блиттером), генератором графического меню OSD (On 
Screen Display), а также CPU. Арбитрирование процессов доступа к памяти осуществляется внутреннем блоком DMA (Direct Memory Access).
Интерфейс памяти SDRAM семейства OMEGA 
именуется LMI (Local Memory Interface или Местный Интерфейс Памяти) и имеет разрядность данных 16 или 32 бит. Также он может носить название 
SMI (Shared Memory Interface или Интерфейс Общего Доступа). Семейство EMMA (Enhanced MultiMedia 
Architecture) фирмы RENESAS имеет интерфейс 
оперативной памяти UMI (Unified Memory Interface 
или Единый Интерфейс Связи).
Для одновременной обработки видеосигналов 
HD (High Definition), сжатых по системе MPEG-4 
(AVC), и системных вычислений основного процессора было недостаточно пропускной способности памяти DDR SDRAM. Поэтому первые однокристальные HD-декодеры использовали сдвоенный LMI-интерфейс. Появление и использование 
памяти DDRII SDRAM с увеличенной в два раза 
пропускной способностью шины данных позволи

Глава 1. Архитектура «Система на Кристалле» 
14

ло выполнять оба процесса с помощью одного 
LMI-интерфейса.

1.4.3. Область интерфейса памяти 
управляющих программ

Область интерфейса памяти управляющих программ поддерживает «медленную» память типа 
SRAM, SDRAM и FLASH ROM. Эта память используется для хранения большого объема данных управляющих программ, доступ к которым осуществляется через кэш-память на частоте до 100 МГц. Скорость доступа к подобной памяти ограничена 
прикладными применениями. Первоначально использовалась параллельная FLASH-память. В настоящее время преимущественно используют память с последовательным высокоскоростным SPIинтерфейсом. 
Интерфейс также используется для подключения периферийных устройств (например, CIинтерфейсы), внешних ИМС с интерфейсами USB 
или ETHERNET. У современных однокристальных 
декодеров указанные интерфейсы обычно встроены на кристалле в виде IP-блоков.
Интерфейс CI (Сommon Interface) общего назначения использует для своей работы технологию 
«клиент-сервер». CAM-модуль (Condition Access 
Module), используя клиентское приложение, получает доступ к ресурсам, предоставляемым сервером (хост-процессором ресивера). CI-процесс, выполняемый ресивером, обеспечивает предоставление ресурсов (хостинг).
У интерфейса памяти управляющих программ в 
современных ИМС также есть режим высокоскоростного обмена данных, который может использоваться, для обмена данными между двумя 

устройствами на однотипных однокристальных 
декодерах.
Интерфейс памяти управляющих программ ИМС 
фирмы STMicroelectronics носит название EMI 
(External Memory Interface или Внешний Интерфейс 
Памяти). Также он может носить название FMI (Flash 
Memory Interface или Интерфейс FLASH-памяти). В 
ИМС RENESAS семейства EMMA обычно имеется 
множество дополнительных шин, подключаемых к 
высокоскоростной общей шине данных памяти и 
периферии ядра МК C-BUS (CPU — BUS).

1.4.4. Область периферии

Область периферии обеспечивает доступ к медленным внешним устройствам через низкоскоростные интерфейсы (I2C, Smartcard, последовательный интерфейс UART, датчик инфракрасного 
(ИК) приёмника, низкоскоростной интерфейс 
ETHERNET и т.д.). Так как подобным устройствам не 
требуется высокая скорость обмена, то данная область работает на частоте не более 60 МГц.

1.4.5. Область вспомогательных 
функциональных блоков

Область вспомогательных функциональных блоков может включать в себя узлы кодеров/декодеров различных систем сжатия данных, обработчиков транспортных потоков TS (Transport Stream), 
дескремблеров систем криптографии, быстродействующих цифровых интерфейсов несжатого видеоизображения. Блоки обычно работают на различных частотах, лежащих в широком диапазоне от 
десятков до сотен МГц.