Электротехника, электроника и схемотехника. Модуль «цифровая схемотехника»

Оглавление

1

МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ

РОССИЙСКОЙ ФЕДЕРАЦИИ

Федеральное государственное автономное образовательное

учреждение высшего образования

«ЮЖНЫЙ ФЕДЕРАЛЬНЫЙ УНИВЕРСИТЕТ»

Инженерно-технологическая академия

В. Н. ПУХОВСКИЙ
М. Ю. ПОЛЕНОВ

ЭЛЕКТРОТЕХНИКА, ЭЛЕКТРОНИКА И 

СХЕМОТЕХНИКА

МОДУЛЬ «ЦИФРОВАЯ СХЕМОТЕХНИКА»

Учебное пособие

Ростов-на-Дону – Таганрог

Издательство Южного федерального университета

2018

Оглавление

2

УДК 004.312(075.8)+004.33(025.8)
ББК  32.973Я73

П907

Печатается по решению кафедры вычислительной техники Института 
компьютерных технологий и информационной безопасности Инженерно
технологической академии Южного федерального университета

(протокол заседания № 6 от 23 января 2018 г.)

Рецензенты:

доктор технических наук, профессор Н. И. Витиска

кандидат технических наук, доцент, начальник управления 

научных исследований Сочинского государственного университета 

В. В. Хашковский

Пуховский, В. Н.

П907
Электротехника, электроника и схемотехника. Модуль «Цифровая 

схемотехника» : учебное пособие / В. Н. Пуховский, М. Ю. Поленов ; 
Южный федеральный университет. – Ростов-на-Дону ; Таганрог : Издательство Южного федерального университета, 2018. – 163 с.

ISBN 978-5-9275-3079-3
В пособии рассматриваются основы функциональной организации базо
вых цифровых узлов вычислительной техники, примеры и характеристики одноименных цифровых микросхем малой степени интеграции, вопросы применения и проектирования этих узлов.

Предназначено для студентов направлений подготовки 09.03.01 – Инфор
матика и вычислительная техника, 27.03.03 – Системный анализ и управление, 
и специальностей 09.05.01 – Применение и эксплуатация автоматизированных систем специального назначения, 10.05.02 – Информационная безопасность телекоммуникационных систем

ISBN 978-5-9275-3079-3
УДК 004.312(075.8)+004.33(025.8)

ББК 32.973Я73

 Южный федеральный университет, 2018
 Пуховский В. Н., Поленов М. Ю., 2018
 Оформление. Макет. Издательство

Южного федерального университета, 2018

Оглавление

3

ОГЛАВЛЕНИЕ

ВВЕДЕНИЕ ………………………………………………………….
6

1. ОСНОВНЫЕ ПОНЯТИЯ, ОПРЕДЕЛЕНИЯ ……………………
7

1.1. Стандартные серии цифровых интегральных микросхем …
7

1.2. Цифровые логические элементы ……………………………
10

1.3. Типы выходов цифровых элементов ………………………..
12

1.4. Некоторые интегральные микросхемы логических эле
ментов ……………………………………………………………….
15

1.5. Система маркировки интегральных микросхем ……………
17

1.6. Основные параметры цифровых элементов ………………..
19

1.7. Общие вопросы построения комбинационных схем ……….
24

2. КОМБИНАЦИОННЫЕ ЦИФРОВЫЕ УСТРОЙСТВА ………...
32

2.1. Двоичные дешифраторы …………………………………….
32

2.1.1. Примеры интегральных микросхем двоичных дешифра
торов …………………………………………………………………………
35

2.1.2. Построение схем дешифраторов заданной размер
ности .....…………………………………………………………………..
37

2.1.3. Реализация логических функций на дешифраторах …….
40

2.2. Мультиплексоры ……………………………………………..
42

2.2.1. Примеры интегральных микросхем мультиплексоров …
44

2.2.2. Построение схем мультиплексоров заданной размер
ности ..……………………………………………………………………..
45

2.2.3. Реализация логических функций на мультиплексорах ….
49

2.3. Демультиплексоры …………………………………………..
52

2.4. Шифраторы …………………………………………………..
55

2.5. Двоичные сумматоры ………………………………………..
60

2.5.1. Полусумматоры ……………………………………………….
60

2.5.2. Полный одноразрядный комбинационный сумматор …..
61

2.5.3. Многоразрядные комбинационные сумматоры …………
62

2.5.4. Примеры интегральных микросхем комбинационных 

сумматоров …………………………………………………………………
65

Оглавление

4

2.5.5. Примеры построения схем на основе комбинационных 

сумматоров …………………………………………………………………
66

2.6. Цифровые компараторы …………………………………...
69

2.6.1. Интегральные микросхемы цифровых компараторов
70

2.7. Схемы контроля по модулю 2 ……………………………...
74

3. ПОСЛЕДОВАТЕЛЬНОСТНЫЕ ЦИФРОВЫЕ УСТРОЙСТВА
79

3.1. Триггеры ……………………………………………………...
79

3.1.1. RS-триггер ……………………………………………………...
81

3.1.2. D-триггер ……………………………………………………….
86

3.1.3. JK-триггер ……………………………………………………...
90

3.1.4. T-триггер ………………………………………………………..
93

3.1.5. Триггер Шмитта ……………………………………………...
95

3.1.6. Примеры интегральных микросхем триггеров ………….
95

3.2. Регистры ……………………………………………………...
98

3.2.1. Параллельные регистры ……………………………………..
98

3.2.2. Последовательные регистры ……………………………….
99

3.2.3. Примеры интегральных микросхем регистров ………….
102

3.2.4. Примеры построения схем с использованием регистров
104

3.3. Счетчики ……………………………………………………...
108

3.3.1. Асинхронные двоичные счетчики с последовательным 

переносом ……………………………………………………………………
110

3.3.2. Синхронные двоичные счетчики ……………………………
112

3.3.3. Реверсивные двоичные счетчики …………………………... 116
3.3.4. Примеры интегральных микросхем двоичных счет
чиков ………………………………………………………………………..
117

3.3.5. Счетчики с произвольным модулем счета ……………….. 119
3.3.6. Счетчики с постоянно взвешенными кодами …………… 125
3.3.7. Счетчики на регистрах с перекрестными связями …….. 125
3.3.8. Сдвигающие счетчики на "совмещенных" схемах ……… 126

4. ТЕКУЩИЙ, РУБЕЖНЫЙ И ПРОМЕЖУТОЧНЫЙ КОНТРОЛЬ 129

4.1. Текущий контроль на лекциях ………………………………
130

4.2. Текущий контроль на практических и лабораторных за
нятиях ...…………………………………………………………….
133

Оглавление

5

4.3. Входной контроль остаточных знаний ……………………... 134
4.4. Первый рубежный контроль ………………………………... 138
4.5. Второй рубежный контроль ………………………………… 142
4.6. Промежуточная аттестация …………………………………. 146

4.6.1. Перечень заданий для промежуточной аттестации …. 148

ЗАКЛЮЧЕНИЕ ……………………………………………………..
161

СПИСОК ЛИТЕРАТУРЫ …………………………………………..
162

1. Основные понятия, определения

6

ВВЕДЕНИЕ

Модуль «Цифровая схемотехника» является завершающей частью 

общеинститутской дисциплины «Электротехника, электроника и схемотехника» (ЭЭ и С) и занимает важное место в реализации основных задач 
образовательных программ подготовки по направлениям 09.03.01 – Информатика и вычислительная техника, 27.03.03 – Системный анализ и управление, и специальностям 09.05.01 – Применение и эксплуатация автоматизированных систем специального назначения, 10.05.02 – Информационная 
безопасность телекоммуникационных систем. Дисциплина ЭЭ и С нацелена на теоретическую и практическую подготовку обучающихся к деятельности, связанной с анализом, проектированием, разработкой и применением электронной аппаратуры, средств вычислительной техники и автоматики для обеспечения их качественной работы в составе различного рода 
электронных систем. Модуль «Цифровая схемотехника» ориентирован на 
изучение основ цифровой схемотехники и дает студентам базовые знания 
в области функциональной организации типовых цифровых узлов вычислительной техники, знакомит их с характеристиками одноименных микросхем в составе серий малой степени интеграции, способствует приобретению навыков применения и проектирования этих узлов. 

Учебное пособие является дополнением к лекционному материалу 

курса и предназначено для оказания помощи студентам при подготовке к 
практическим и лабораторным занятиям, а также к текущему, промежуточному и рубежному контролю. Пособие включает четыре главы. В первой
главе приведены основные понятия и определения, общие вопросы анализа 
и синтеза комбинационных схем. Вторая глава посвящена цифровым 
устройствам комбинационного типа. В ней рассматриваются дешифраторы, мультиплексоры, демультиплексоры, шифраторы, двоичные сумматоры, цифровые компараторы (схемы сравнения), схемы контроля по модулю 2, другие узлы комбинационного типа и примеры одноименных интегральных микросхем. Третья глава посвящена триггерам, регистрам, двоичным счетчикам, счетчикам с произвольным модулем счета и другим последовательностным цифровым устройствам. В четвертой главе даны примеры оценочных средств для подготовки ко всем видам контроля и критерии оценок.

1. Основные понятия, определения

7

1. ОСНОВНЫЕ ПОНЯТИЯ, ОПРЕДЕЛЕНИЯ

1.1. Стандартные серии цифровых интегральных микросхем

Выпускаемые интегральные микросхемы подразделяются на серии, 

отличающиеся технологиями изготовления, статическими и динамическими параметрами, функциональным разнообразием входящих в их состав элементов. Наибольшее распространение получили интегральные 
микросхемы, выполненные по технологиям ТТЛ, ТТЛШ, k-МОП, n-МОП. 
Технологии непрерывно совершенствуются с целью увеличения быстродействия, нагрузочной способности, степени интеграции, уменьшения потребляемой мощности и весогабаритных характеристик [4, 5, 8].

Первые микросхемы по ТТЛ технологии (транзисторно-транзистор
ная логика) были изготовлены в начале 70-х годов. В дальнейшем эта технология совершенствовалась, и был выпущен целый ряд серий интегральных микросхем, выполненных по технологиям ТТЛ, ТТЛШ (транзисторнотранзисторная логика с диодами Шоттки). Отечественные серии микросхем малой степени интеграции и их зарубежные аналоги [4, 8], выполненные по этим технологиям, приведены в табл. 1. 

Таблица 1

Соответствие отечественных и зарубежных микросхем

Отечественные
Зарубежные
Отечественные
Зарубежные

133
SN54
155
SN74

136
SN54L
134,138
SN74L

130
SN54H
131
SN74H

530
SN54S
531
SN74S

533
SN54LS
555
SN74LS

1533
SN54ALS
КР1533
SN74ALS

1530
SN54AS
КР1530
SN74AS

1531
SN54F
КР1531
SN74F

1. Основные понятия, определения

8

SN74 – обычная (стандартная) ТТЛ-серия;
SN74L – (Low Power) малопотребляющая ТТЛ-серия;
SN74H – (Hi Speed) высокоскоростная серия;
SN74S – (Schottky) ТТЛ-серия на основе диодов Шоттки;
SN74LS – малое потребление с диодами Шоттки;
SN74ALS – (Advanced) усовершенствованная малопотребляющая 

серия с диодами Шоттки;

SN74AS – улучшенная с диодами Шоттки;
SN74F – (Fast-Fairchild Advanced Schottky) быстродействующая 

улучшенная с диодами Шоттки.

Серии SN54 и SN74 отличаются только температурным диапазоном 

и допустимой величиной отклонения источника питания от номинала [8].

Серия
T,oC
Uпит, В

SN54
–55…+125
4,5…5,5( 10%)

SN74
0…+70
4,75…5,25 ( 5%)

В конце 70-х начале 80-х гг. параллельно с ТТЛ-технологией начала 

развиваться МОП-технология:

n-МОП
n-MOS (Metal Oxide Semiconductor);

p-MOП
p-MOS;

k-MOП
c-MOS (Complementary MOS).

Отечественные и зарубежные аналоги MOП-серии сведены в 

табл. 2 [8].

Таблица 2

Отечественные и зарубежные аналоги MOП-серии

Отечественные серии 

ИМС

Зарубежные ана
логи
Фирма-производитель

164,176
CD 4000
RCA

564,561
CD 4000A
MC 4000A

RCA

Motorola

KP 1561
CD 4000B
MC 4000B

RCA

Motorola

1.1. Стандартные серии цифровых интегральных микросхем

9

Окончание табл. 2

Отечественные серии 

ИМС

Зарубежные ана
логи
Фирма-производитель

1554
54HC
74HC

National Semiconductor,

Motorola

KP 1554
KP 1594

74 AC
74 ACT
Texas Instruments

До начала 90-х гг. все выпускаемые МОП-серии отличались невысо
ким быстродействием и низкой нагрузочной способностью. С появлением 
серии 54 НС/ 74 НС / 1564 (Hi Speed CMOS) появились первые микросхемы, близкие по своим физическим параметрам к 54LS/74LS, а в сериях 
54АС/ 74 АС/ КР 1554 (Advanced C-MOS) среднее время задержки на один
вентиль уменьшилось до 3,5 нс.

Ещё более высокого быстродействия добились в сериях BCT

(Bi CMOS-Bipolary C-MOS – ТТЛ Compatible Input) – технология с размещением биполярных и К-МОП-транзисторов на одном кристалле с 
уровнями сигналов, совместимыми с ТТЛ. Результатом постоянной работы по улучшению параметров ИМС стали улучшенные серии 
ACQ/FCTQ, FCTx/FCTxT, FASTr и др. [4, 8].

На сегодняшний день параметры интегральных микросхем, выпол
ненных по МОП-технологии, уже ничем не уступают ТТЛ, ТТЛШ, а в 
ряде случаев даже превосходят их по помехоустойчивости, энергопотреблению, быстродействию, но проигрывают в стоимости.

В состав каждой серии входит определённый набор интегральных 

микросхем различного функционального назначения. По своему функциональному назначению они разбиваются на отдельные группы – логические элементы, триггеры, регистры, счётчики, сумматор и т. д. В состав 
разных серий могут входить интегральные микросхемы с одинаковым 
функциональным назначением, но они отличаются своими статическими, 
динамическими, стоимостными и другими параметрами (характеристиками). Из-за их взаимной противоречивости невозможно выбрать одну 
серию микросхем с наивысшими показателями всех параметров. Поэтому 
серии интегральных микросхем постоянно совершенствуются.

1. Основные понятия, определения

10

1.2. Цифровые логические элементы

Цифровым логическим элементом (ЛЭ) называется устройство, реа
лизующее одну из операций алгебры логики или простую логическую 
функцию. Все преобразования в ЛЭ сводятся к операциям над двоичными 
переменными, которые кодируются двумя уровнями напряжения – высоким и низким. Высокий уровень напряжения обозначают цифрой 1 или буквой H (High-level). Низкий уровень напряжения обозначают цифрой 0 или 
буквой L (Low-level). В зависимости от уровня напряжения, при котором 
воспринимается или вырабатывается информация, различают прямые и инверсные входы и выходы логических элементов [1, 2, 6]. 

Прямым считается такой вход (выход), на котором двоичная пере
менная имеет значение 1, когда уровень напряжения на этом входе (выходе) соответствует состоянию, принятому за 1. Если двоичная переменная 
на входе (выходе) имеет значение 1 при уровне напряжения на нем, соответствующем состоянию, принятому за 0, такой вход (выход) называется 
инверсным [8]. 

В соответствии с перечнем логических операций (конъюнкция, 

дизъюнкция и отрицание) различают три основных логических элемента 
(ЛЭ): И, ИЛИ, НЕ. Элементы И, ИЛИ могут иметь несколько равноправных 
входов и один выход, сигнал на котором определяется комбинацией входных сигналов. Элемент НЕ всегда имеет только один вход.

Условные графические обозначения основных цифровых логиче
ских элементов и их таблицы переходов показаны в табл.3

Таблица 3

Условные графические обозначения и таблицы 

истинности логических элементов

Логическая 

функция
элемента

Отечественное 
обозначение

Зарубежное 
обозначение

Таблицы 

истинности

НЕ (Инверсия, 

NOT)

1
X
Y
Y
X

X
Y

0
1
0
1

1.2. Цифровые логические элементы

11

Окончание табл. 3

Логическая 

функция 
элемента

Отечественное 
обозначение

Зарубежное 
обозначение

Таблицы 

истинности

И (Коньюнк
ция, AND)

&
X1

X2

Y
Y
X1
X2

X1
X2
Y

0
0

0
1

1
0

1
1

0
0
0
1

ИЛИ (Дизъюнкция, OR)

1
X1

X2

Y
Y
X1
X2

X1
X2
Y

0
0

0
1

1
0

1
1

0
1
1
1

И-НЕ (Штрих 

Шеффера, 

NAND)

&
X1

X2

Y
Y
X1
X2

X1
X2
Y

0
0

0
1

1
0

1
1

1
1
1
0

ИЛИ-НЕ 
(Стрелка 

Пирса, NOR)

1
X1

X2

Y
Y
X1
X2

X1
X2
Y

0
0

0
1

1
0

1
1

ИСКЛЮЧАЮ
ЩЕЕ ИЛИ 

(XOR)

X1

X2

=1

Y
Y
X1
X2

X1
X2
Y

0
0

0
1

1
0

1
1

0

0

1
1

Инверсия ИСКЛЮЧАЮЩЕГО ИЛИ 

(XNOR)

=1
X1

X2

Y
Y
X1
X2

X1
X2
Y

0
0

0
1

1
0

1
1

0
0

1

1

Из булевой алгебры известен принцип двойственности логических 

операций (теоремы де Моргана), заключающийся в их взаимном преобразовании: для инверсных сигналов на входе элемент И-НЕ выполняет операцию ИЛИ, а элемент ИЛИ-НЕ – операцию И [8]:

𝑋̅ & 𝑌̅
̅̅̅̅̅̅̅  =  𝑋 𝑉 𝑌;

𝑋̅ 𝑉 𝑌̅
̅̅̅̅̅̅̅  =  𝑋 & 𝑌,

Важным практическим следствием принципа действенности явля
ется то, что при записи логических выражений и построении логических 

1. Основные понятия, определения

12

схем, можно обойтись только двумя типами операций  И и НЕ или ИЛИ и 
НЕ. На основании этого имеет место понятия функционально полной системы логических элементов  совокупность ЛЭ, позволяющих реализовать любую логическую функцию или схему произвольной сложности 6.

Таким образом, наборы из двух элементов И и НЕ, ИЛИ и НЕ 

наравне с элементами И-НЕ, ИЛИ-НЕ являются функционально полными. 
В табл. 3 приведены условные графические обозначения и таблицы истинности основных ЛЭ [1].

1.3. Типы выходов цифровых элементов

Цифровые элементы (в том числе, логические) могут иметь следую
щие типы выходов (выходных каскадов) [2, 8]:

‒ стандартный (обычный);
‒ с открытым коллектором;
‒ с открытым эмиттером;
‒ с тремя состояниями выхода;
‒ с повышенной нагрузочной способностью.
В цифровом элементе со стандартным выходом (рис. 1.1) VA и VB

всегда в противофазе, т. е., если VA=L, то VB=Н, и наоборот. В выходном 
каскаде этого типа обеспечивается большой выходной втекающий ток IOL
(открыт нижний транзистор, верхний закрыт) и значительно меньший вытекающий ток IOН (открыт верхний транзистор, нижний закрыт) [4, 8].

Выход с повышенной нагрузочной способностью реализуется по 

такой же схеме, а увеличение нагрузочной способности достигается за счет 
увеличения мощности транзисторов выходного каскада. В обычных сериях 
нагрузочная способность n = 10, в сериях с повышенной нагрузочной этот 
параметр может составлять несколько десятков [4, 8].

Выход с открытым коллектором (рис. 1.2) внутри микросхемы не 

подключён к питанию и может быть рассчитан на различное напряжение. 
В результате такой каскад может использоваться для согласования уровней 
сигнала при использовании различных серий с различными напряжениями 
питания. Кроме того, открытый коллектор позволяет организовать монтажное ИЛИ.